

# LIQUID CRYSTAL DISPLAY DEVICE

Publication number: JP2001142096 (A)

Publication date: 2001-05-25

Inventor(s): NAGASE YOJI; TANAKA YOSHINORI; FUJIKAWA TETSUYA; NASU YASUHIRO +

Applicant(s): FUJITSU LTD +

Classification:

- international: G02F1/1345; G02F1/136; G02F1/1368; G09F9/00; G09F9/30; H01L29/786; G02F1/13; G09F9/00; G09F9/30; H01L29/66; (IPC1-7): G02F1/1368; G09F9/00; H01L29/786

- European:

Application number: JP20000258850 20000829


Priority number(s): JP20000258850 20000829; JP19990244468 19990831

Also published as:

JP4390991 (B2)

Abstract of JP 2001142096 (A)

PROBLEM TO BE SOLVED: To provide a liquid crystal display device provided with a static production element, which is excellent in redundancy and provided with a sufficient protective function against static electricity generating relatively a low voltage for a long time. SOLUTION: Static electricity protection element parts 28, 30 comprise a 1st TFT 32 having a source electrode (S) connected with output port electrodes 16, 18 and a drain electrode (D) connected with common lines 22, 24, a conductive body 42 connected with the gate electrode (G) of the 1st TFT 32, a 2nd TFT 38 having a source electrode (S) connected with the output port electrodes 16, 18, a drain electrode (D) connected with the conductive body 42, and an electrically isolated gate electrode (G), and a 3rd TFT 40 having a source electrode (S) connected with the common electrodes 22, 24, a drain electrode (D); connected with the conductive body 42, and an electrically isolated gate electrode (G).



Data supplied from the *espacenet* database — Worldwide



所定のゲートバスラインに接続され、ドレーン電極は所定のゲートバスラインに接続され、ソース電極は図4の表示電極に接続される。ソース電極は図4の表示電極に接続され、ドレーン電極は図4の表示電極に接続される。ソース電極は図4の表示電極に接続され、ドレーン電極は図4の表示電極に接続される。

【0001】本発明は、半導体装置に関する。特に、半導体装置の製造方法に関する。本発明は、半導体装置の製造方法に関する。特に、半導体装置の製造方法に関する。

【0002】本発明は、半導体装置に関する。特に、半導体装置の製造方法に関する。本発明は、半導体装置の製造方法に関する。特に、半導体装置の製造方法に関する。

【0003】本発明は、半導体装置に関する。特に、半導体装置の製造方法に関する。本発明は、半導体装置の製造方法に関する。特に、半導体装置の製造方法に関する。

【0004】本発明は、半導体装置に関する。特に、半導体装置の製造方法に関する。本発明は、半導体装置の製造方法に関する。特に、半導体装置の製造方法に関する。

図4の表示電極は、ゲートバスラインに接続され、ドレーン電極は所定のゲートバスラインに接続され、ソース電極は図4の表示電極に接続される。ソース電極は図4の表示電極に接続され、ドレーン電極は図4の表示電極に接続される。

【0005】本発明は、半導体装置に関する。特に、半導体装置の製造方法に関する。本発明は、半導体装置の製造方法に関する。特に、半導体装置の製造方法に関する。

【0006】本発明は、半導体装置に関する。特に、半導体装置の製造方法に関する。本発明は、半導体装置の製造方法に関する。特に、半導体装置の製造方法に関する。

【0007】本発明は、半導体装置に関する。特に、半導体装置の製造方法に関する。本発明は、半導体装置の製造方法に関する。特に、半導体装置の製造方法に関する。

【0008】本発明は、半導体装置に関する。特に、半導体装置の製造方法に関する。本発明は、半導体装置の製造方法に関する。特に、半導体装置の製造方法に関する。





































(21) 01-142096 (P2001-142096A)





(22) 01-142096 (P2001-142096A)












(27) 01-142096 (P2001-142096A)






(28) 01-142096 (P2001-142096A)




【図35】



【図36】



【図37】



フロントページの続き

(51)Int. Cl.<sup>7</sup>  
G09F 9/20  
H01L 29/786  
(72)発明者 藤川 徹也  
神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内

F I  
G02F 1/136  
H01L 29/78  
(72)発明者 藤川 徹也  
神奈川県川崎市中原区上小田中4丁目1番  
1号 富士通株式会社内

(56)参考文献

500  
023A